PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-180449

(43)Date of publication of application: 13.08.1986

(51)Int.CI.

H01L 21/76

(21)Application number: 60-020718

(71)Applicant: TOKO INC

(22)Date of filing:

05.02.1985


(72)Inventor: SATOU AKINOBU

(54) DIELECTRIC-ISOLATED SEMICONDUCTOR INTEGRATED CIRCUIT SUBSTRATE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To reduce lattice defects by a method wherein a porous silicon oxide layer is provided with a Y-shaped cross section.

CONSTITUTION: On the surface of a P-type single-crystal silicon substrate 20, an N-type epitaxial layer 21 and mask 23 are formed. Next, the substrate 20 is subjected to etching for the formation of a V-shaped groove. A process follows wherein boron is deposited for the formation of a layer 24 containing a P-type impurity within the epitaxial layer 21, when the layer 24 is provided with a Y-shaped cross section. Anodic treatment is accomplished for the conversion of the layer 24 into a porous silicon layer 26. Next, oxidation is accomplished in an oxygen atmosphere for the development of the porous silicon layer 26 into a silicon dioxide layer 22. The silicon dioxide layer 22 is larger in volume than the porous silicon layer 26, as the result of which the V-shaped groove is filled with silicon dioxide.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

昭61 - 180449

⑩ 日本国特許庁(JP)

@ 公 開 特 許 公 報 (A)

(i) Int Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)8月13日

H 01 L 21/76

M - 7131 - 5F

審査請求 未請求 発明の数 3 (全4頁)

誘電体分離半導体集積回路用基板及びその製造方法 図発明の名称

> 頤 昭60-20718 ②特

22出 顧 昭60(1985)2月5日

72発 明

埼玉県入間郡鶴ケ島町大字五味ケ谷18番地 東光株式会社

埼玉事業所内

ക്ഷ 願 人 東光株式会社 東京都大田区東雪谷2丁目1番17号

発明の名称

誘館体分離半導体集積回路用基板及びその製造方法

- 特許請求の範囲
- 単結晶シリコンの島状領域が格子状の多孔 質シリコン酸化物から成る絶象物により囲まれて 分離された誘催体分離半導体集積回路用基板にお いて、該多孔質シリコン酸化物の幅が基板表面に おいて基板内部よりも広く形成されたことを特徴 とする誘電体分離半導体集積回路用基板。
- (2) 単結晶シリコン基板の表面に両側が傾射し た格子状の海を形成し、該溝の部分から該単結晶 シリコン基板内に不純物を拡散し、当該不純物の 拡散された領域を陽極化成処理により多孔質化し、 該多孔質化されたシリコンを酸化処理することに よって絶縁物化する特許請求の範囲第1項記載の 誘電体分離半導体集積回路用基板の製造方法。
- (3) 単結晶シリコン基板の表面に該単結晶シリ コン基板の表面が格子状に露出するように端部が 傾斜したマスクを形成し、該単結晶シリコン基板

内に不純物を拡散するとともに敗不純物をイオン インプランテーションにより上部が広がつた当該 不純物を含む領域を形成し、該不純物を含む領域 を陽極化成処理により多孔質化し、該多孔質化さ れたシリコンを酸化処理するととによつて絶象物 化する特許請求の範囲第1項記載の誘電体分離半 導体集積回路用基板の製造方法。

- 発明の詳細な説明
- [発明の技術分野]

本発明は誘電体分離技術を利用した半導体集積 回路用基板とその製造方法に係るもので、特に多 孔質シリコン酸化物を用いたものに関する。

〔従来技術の説明〕

半導体集積回路における素子の分離は従来はPN 接合分離によつていたが、耐圧、スピード、容量 などの点から誘電体分離技術が注目されている。 との財団体分離にも種々あるが、最も一般的なも のは、異方性エッチングによつてV字形の帯を形 成し、酸化膜、多結晶シリコン層を形成した後も。 との単結晶シリコン茜板を研磨することによつて、 酸化膜で分離されるとともに多結晶シリコンで支持された単結晶シリコンの島を形成するものである。

しかし、上配のタイプの誘電体分離においては、 工数、信頼性の上で問題があり、多孔質シリコン を利用してこれを酸化することによつて絶象領域 を形成する方法も考えられている。これは、適常 P型のシリコンを陽低化成処理によつて多孔質化 し、多孔質シリコンが酸素に対して活性であることを利用して酸化処理を行りものである。研磨な どの工程が不要であり、歩留の面でも有利となる ことから各方面で利用され始めている。

本発明はこの種の誘電体分離集積回路用基板とその製造方法に関するものである。

〔従来技術の問題点〕

しかし、多孔質シリコン酸化物を用いた勝電体 分離基板で生じる問題はリーク電流である。PN 接合分離に比較して2~3桁劣化したり、分離された島に造られたラテラルのPNPトランシスタのHyzaが1桁小さくなるといつた欠点がある。

ことによって上記の目的を達成するものである。 すなわち、単結晶シリコンの島状領域が格子状の 多孔質シリコン酸化物から成る絶縁物により囲まれて分離された勝電体分離半導体集積回路用基板 において、該多孔質シリコン酸化物の幅が基板衰 面において内部よりも広く形成された点に特徴を 有する。簡単に含えば多孔質シリコン酸化物の断 面がY字形の構造となるものである。

更に、単結晶シリコン基板の表面に基板表面が格子状に蘇出するように端部が傾射したマスクを形成し、この単結晶シリコン基板内に不純物を拡散するとともにマスクの一部を通して不純物イオンを打ち込んで上部が広がつた不純物を含む領域

陽優化成処理のために形成するP型領域を上下から拡散する場合には下部の拡散層付近に、また上からのみ拡散する場合には表面付近にそれぞれ格子欠陥が観察された。このようにシリコン中の格子欠陥がリーク電流の大きな要因となっている。

上記の格子欠陥の生じる原因は幾つか考えられ、 陽極化成処理の際に反応面が滑らかでなく多孔質 シリコンとシリコン界面で凹凸が激しくなること、 酸化の際に多孔質シリコンが彫張して周囲のシリ コンにストレスを及ぼすこと、また多孔質シリコ ンをソースにしてシリコン中の格子欠陥がゲッタ リングされること、などが挙げられる。

〔発明の目的〕

本発明は、上記のような問題点を解決して、格子欠陥を減少させてリーク電流を改善する誘電体分離集積回路用基板を得ることを目的とする。 また、そのための製造方法を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は多孔質シリコン酸化物の構造を変える

を形成し、この不純物を含む領域を陽極化成処理 して多孔質化し、多孔質化されたシリコンを酸化 処理することに特徴を有する。

[発明の実施例-1]

以下、図面に従つて、本発明の実施例について説明する。第1図は本発明による誘電体分離半導体集積回路用 基板の一例の正面断面図を示したものである。

P型の単結晶シリコン基板 L O の 要面に N 型の エピタキシアル層の単結晶シリコンの 島状領域 L L が、多孔質シリコン酸化物による二酸化シリコン 層 L 2 によつて分離されて形成されたものである。 二酸化シリコン層 L 2 は基板に格子状に形成されるが、図はその一部分のみを示したものである。 したがつて、単結晶シリコンの 島状領域 L L は二酸化シリコン層 L 2 によつて周囲が囲まれるとと

この二酸化シリコン層 L 2 は上部の幅が広くなっている。 すなわち、中間から表面に向かって徐々に幅が広くなった構造となっている。 したがって、表面部分の幅が底部よりも広くなり、その分

だけ単結晶シリコンの島状領域 L L 間の距離が大きくなる。

このように表面の幅が広い構造とすると、表面部分の単結晶シリコンの島状領域ししの多孔質シリコン酸化物である二酸化シリコン層し2との境界付近の格子欠陥が減少する。これは、最も格子欠陥の生じ易い部分が上方に広がつているためにストレスの集中が避けられるためであると考えられる。

〔寒施例-2〕

次に、本発明による誘電体分離半導体集積回路 用基板の製造方法について説明する。第2図(A ~ E)はその第一の例の正面断面図である。

P型の単結晶シリコン基板 2 0 の表面に N 型のエピタキンアル層 2 1 を形成し、その表面にマスク 2 3 を形成する(A)。 このとき N 型エピタキシアル層 2 1 の表面は格子状に 第出している。マスクとしては登化シリコンを用いると 後の陽 医化成処理にも利用できる点で有利である。また、 P 型の単結晶シリコン基板 2 0 の表面を(100)

したがつて、酸素界囲気中で酸化処理を行うと多 孔質シリコン26は急散に酸化が進む。そして、 二酸化シリコン層22となる(E)。このとき体 積も膨張するので、最初に形成した壽は二酸化シ リコン22によつて充填された形になる。

このようにして、N型のエピタキシアル層による単結晶シリコンの島状領域が二酸化シリコンの絶縁層によつて囲まれて分離されることになる。 〔実施例-3〕

次に、本発明による誘電体分離半導体集積回路 用基板の製造方法の他の例について、第3図に従 つて説明する。なお、前配の例と共通する部分は 説明を省略する。

P型の単結晶シリコン基板30の上にN型のエピタキシアル層31を形成するのは前記と同様であるが、結晶面は(100)面とする必要はない。エピタキシアル層31の表面に二酸化シリコンのマスク33を形成するが、マスク33の端部を傾斜させて形成しておく(A)。エピタキシアル層31の第出する部分は格子状となるのは前配の例

結晶面としておき、N型のエピタキシアル層21 も(100)結晶面としておく。

上記のようにマスクを形成した基板をエッチングすると、エッチングの異方性によつてV字形の 薄が形成される。エッチングの時間を適宜に設定 すれば、マスクの開口部のN型層21の表面に四 形の溝が形成される(B)。

続いてマスクの開口部からP型の不純物として ポロンをデポジションして、N型のエピタキシア ル層内にP型の不純物を拡散する。P型の不純物 を含む領域24は基板内部へ向つて形成されると ともに帯の近傍では滞の斜面に沿つて傾斜した形 で横方向に拡散が進むので、Y字形に近い形とな る(C)。表面に形成された酸化溴25は除去し て次の工程に進む。

次に、フッ化水素溶液中で陽低化成処理を行う。 P型の不純物を含む領域 2 4 は多孔質 シリコン層 2 6 となる(D)。

多孔質シリコンは酸小な孔が形成されていると ともに酸素に対して活性である性質を有している。

と同じである。

続いて、マスクの開口部から基板内にP型の不 純物としてポロンを拡散する。これによつてP型 領域 3 4 が形成される(B)。

次に同じ不純物であるポロンをイオン・インプランテーションによつてエピタキシアル層31内に打ち込む。二酸化シリコンのマスク33は傾斜をつけて形成してあり、厚みに差があるので、マスク33の傾斜部では打ち込まれる深さに差が生じることになり、それによつてP型の領域34は表面に向つて幅が広がることになる(C)。

ことでマスク33を除去し、窒化シリコンのマ スク37を形成した後に、前記と同様に、陽低化 成処理(D)、酸化処理(E)を行う。

このようにして、 表面の幅が広くなつた二酸化シリコン層の形成された誘電体分離半導体集積回 路用基板が得られる。

[発明の効果]

本発明によれば、単結晶シリコンの島状領域の格子欠陥を減少させることができ、これによつて

特開昭61-180449 (4)

リック電流の問題を解決するととができる。

*また、複雑な処理なども必要とせず、値かに一つの工程を付加するのみで多孔質シリコン酸化物である二酸化シリコン層の構造を変えることができる点でも有利である。

4. 図面の簡単な説明

第1図、第2図、第3図はそれぞれ本発明の実施別を示す正面断面図である。

12・22・32……二酸化シリコン層,

26・36……多孔質シリコン

特許出願人 東光株式会社

